HPCアプリケーションのLLM活用によるコード生成WG 活動計画

活動方針

スーパーコンピュータのメニーコア化、GPU化が加速する中で、HPCアプリケーションの開発や性能最適化は依然として大きな課題である。特に、既存のFortran/C/C++コードのGPU対応や、MPI並列化は、専門知識と多大な工数を要する。そこで本WGでは、近年急速に発展している大規模言語モデル（LLM）の活用に着目し、HPCアプリケーションのGPU化、およびMPI並列化の自動化・効率化の可能性を評価・検討する。これにより、HPCアプリケーション開発における生産性向上と性能最適化に貢献することを目指す。

活動内容

以下の3段階に分けて、2年間のWG活動を実施していく予定である。

前半3回で、LLMによるコード変換・生成の可能性評価について議論する。
具体的には、HPCアプリケーション（構造解析、行列計算、流体解析等）の既存Fortran/C/C++コードを対象に、LLMを用いたGPUコード（CUDA/OpenACCC等）への自動変換・生成の試行と評価を行う。またMPI並列化についても、LLMによるコード生成・最適化の可能性を検討する。LLMが生成したコードの正確性、性能、および既存コードとの互換性について、具体的なアプリケーションを用いて評価し、課題を洗い出す。LLMのプロンプトエンジニアリングや、HPCコード生成に特化したLLMのファインチューニングの可能性についても議論する。

中盤3回で、前半で洗い出された問題点を考慮し、LLMを活用したHPCコード生成・最適化における具体的なベストプラクティスやワークフローの確立について評価検討を行う。
最終的には、LLMを活用したGPU化・MPI並列化における具体的な課題解決策を検討し、LLMと既存のHPCツールチェイン（コンパイラ、プロファイラ等）との連携についても議論する。可能であれば富士通のHPC技術者と連携し、LLMを活用した開発支援ツールの可能性を探る。

後半2回で、取りまとめた結果を成果物としてまとめ、SS研HPC分科会のイベントや、関連する学会や研究会にて成果報告を実施する予定である。
成果物として、「LLMを活用したHPCコードGPU化・MPI並列化のガイドライン」や「LLMによるHPCコード生成の評価レポート」等を想定している。

進め方

活動期間：2025年10月～2027年9月(2年)
会合開催：年4回、計8回程度